PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-185481

(43) Date of publication of application: 09.07.1999

(51)Int.CI.

G11C 14/00 G11C 11/22 G11C 11/401 G11C 16/06

(21) Application number: **09-351226**

(71) Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

19.12.1997


(72)Inventor: ISHIZUKA YOSHIYUKI

(54) SEMICONDUCTOR STORAGE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor storage which prevents the deterioration of the sense sensitivity at an initial potential difference between a pair of bit lines.

SOLUTION: A memory array 51 has word lines and two dummy word lines DW1A, DW2A with memory cells 11 connected between the bit lines and each word line. Reference cells DC1A, DC2A composed of charge transfer transistors 61 and ferroelectric capacitors 62 are connected between the bit lines and dummy word lines. A connecting transistor 54 is provided between the bit lines BL1A and turn on to connect both bit lines, based on an H-level connection signal EQT. A connecting transistor 55 is provided between the bit lines bar BL1A for connecting both bit lines, based on an H-level connection signal EQB. A sense amplifier 57 amplifies data on the bit line BL1A and bar BL1A, based on activating signal ϕR and bar ϕS.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-185481

(43)公開日 平成11年(1999)7月9日


(51) Int.C1.6		識別記号	FI		· · · · · · · · · · · · · · · · · · ·			
GliC	14/00		G11C 1	1/34	352	A		
	11/22			1/22				
	11/401		İ	1/34	362	В		
	16/06		17/00		6 3 4 C			
			審查請求	未請求	請求項の数10	OL	(全 19 頁	
(21)出廢番	1)出願番号 特願平9-351226		(71)出願人	000001889 三 洋電機株式会社				
(22)出顧日		平成9年(1997)12月19日	(72)発明者	大阪府守口市京阪本通2丁目5番5号 (72)発明者 石塚 良行 大阪府守口市京阪本通2丁目5番5号 三				
			(74)代理人		株式会社内 恩田 博宜			

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【課題】ビット線対の初期電位差におけるセンス感度の 悪化を防ぐことができる半導体記憶装置を提供する。

【解決手段】メモリセルアレイ51は複数のワード線と2つのダミーワード線DW1A,DW2Aを備える。ビット線と各ワード線との間にはメモリセル11が接続されている。ビット線とダミーワード線との間には電荷転送用トランジスタ61と強誘電体キャパシタ62とからなるリファレンスセルDC1A,DC2Aが接続されている。ビット線BL1A間には接続用トランジスタ54はHレベルの接続信号EQTに基づいてオンして両ビット線を接続する。ビット線バーBL1A間には接続用トランジスタ55が設けられ、トランジスタ55はHレベルの接続信号EQBに基づいて両ビット線を接続する。センスアンプ57は活性化信号 ΦR,バーΦSに基づいてビット線BL1A,バーBL1Aのデータを増幅する。



【特許請求の範囲】

【請求項1】 ビット線対の一方のビット線にメモリセルのデータによって電位変化を生じさせるとともに、他方のビット線にリファレンスセルのデータによってリファレンス電位を生じさせるようにした半導体記憶装置において、

前記ピット線対を2個で1組として、1組のピット線対の2個のリファレンスセルが、少なくとも1つ以上の接続用トランジスタを介して接続されている半導体記憶装置。

【請求項2】 ビット線対の一方のビット線にメモリセルのデータによって電位変化を生じさせるとともに、他方のビット線にリファレンスセルのデータによってリファレンス電位を生じさせるようにした半導体記憶装置において、

前記リファレンスセルは電荷転送用トランジスタを介して、リファレンス電位レベルを生じるピット線に直接に、もしくは、一つ以上のトランジスタを介して接続されており

前記ピット線対を2個で1組として、1組のピット線対 20 導体記憶装置。 の2個のリファレンスセルが、少なくとも1つ以上の接 続用トランジスタを介して接続されている半導体記憶装 回数アクセスさ 切り換えを行う

【請求項3】 ビット線対の一方のビット線にメモリセルのデータによって電位変化を生じさせるとともに、他方のビット線にリファレンスセルのデータによって単立を生じさせ、ビット線対の電位変化を増するセンスアンプ系を有する半導体記憶装置において乗るセンスアンプ系を有する半導体記憶装置において前記メモリセルは、キャパシタの一方の電極とビット線との間に電荷転送用トランジスタが接続されており、前記メモリセルのデータによって電位変化が生じるースを発生するリファレンスセルは、前記メモリセンルを発生するリファレンスセルは、前記メモリセルのキャパシタとほぼ同じ容量を持つリファレンス用キャパシタを有し、このリファレンス用キャパシタを有し、このリファレンス用キャパシタを有し、このリファレンス用キャパシタを有し、このリファレンスの一端は、電荷転送用トランジスタを介して接続されており、

前記ピット線対を2個で1組として、1組のピット線対の2個のリファレンスセルが、少なくとも1つ以上の接続用トランジスタを介して接続されている半導体記憶装置。

【請求項4】 前記2個のリファレンス用キャパシタは、前記1つ以上の接続用トランジスタを介して接続することによって、

前記1組のビット線対の内の各一方のビット線には、同 じ電位レベルを発生させ、前記1組のビット線対のうち の各他方のビット線には、それぞれのビット線に接続さ れているメモリセルのデータに応じた電位レベルが発生 するように構成されている請求項3に記載の半導体記憶 装置。

【請求項5】 ビット線対の電位変化の増幅後において、前記2個のリファレンス用キャパシタはそれぞれ異なる分極に設定される請求項3または4に記載の半導体記憶装置。

2

【請求項6】 前記2個のリファレンス用キャパシタに 設定される異なる分極は、交互の、もしくは、複数回ご との入れ替えが行われる請求項5に記載の半導体記憶装 價。

10 【請求項7】 前記複数組のピット線対のリファレンス セル同士が、接続用トランジスタを介して接続されてい る請求項3または4に記載の半導体記憶装置。

【請求項8】 前記メモリセルと前記リファレンスセル の役割が交換可能である請求項3~7のいずれか一項に 記載の半導体記憶装置。

【請求項9】 前記メモリセルと前記リファレンスセル との役割交換を行う手段は、メモリセルが接続されたワード線とリファレンスセルが接続されたダミーワード線 とを切り換えるスイッチ回路である請求項8に記載の半 適休記憶装置

【請求項10】 前記スイッチ回路は、ワード線が所定回数アクセスされたときワード線とダミーワード線との切り換えを行う請求項9に記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 係わり、例えば磁気ディスクの代替としての半導体ディ スクや画像処理用の画像データのバッファメモリとして 使用される半導体記憶装置に関する。

30 [0002]

【従来の技術】従来の半導体記憶装置としてのDRAMを構成する多数のメモリセルは、1つの電荷保持用のキャパシタと1つの電荷転送用トランジスタとからなる。そのため、メモリセルの構造が単純であり、セル面積が小さいという特徴がある。ところが、電荷転送用トランジスタのサプスレッシュホールドリーク等、様々な要因によるリークによってキャパシタに保持されているセル電荷が失われてしまうという欠点がある。そのため、DRAMでは、一定期間内にリフレッシュ動作を行って、セルデータを維持しなければならない。また、DRAMは、電源をオフすれば記憶内容が失われてしまう、いわゆる揮発性の半導体記憶装置である。

【0003】そこで、従来、DRAMの高密度性を活かしながら、リフレッシュ動作が必ずしも必要でなく、また、電源オフ時の揮発性から解放され、しかも、高速に読み書きできるRAMの研究がなされてきた。特に、最近、不揮発性であり、かつ、データの書き換えが容易なメモリセルとして強誘電体セルが注目を浴びている。この強誘電体セルは、強誘電体PZTやSBT(SrBi₂Ta₂O₉)の自発分極特性を利用してデータを保持するものであ

る。

【0004】この強誘電体セルを用いた半導体記憶装置 としては、現在、2T2C(2トランジスター2キャパ シタ) 構造のメモリセルが実用化されており、また面積 縮小化を図るために、DRAMに類似した構造の1T1 C(1トランジスター1キャパシタ) 構造のメモリセル も研究されている。

【0005】しかしながら、1T1C構造の強誘電体セ ルを用いた半導体記憶装置の場合には、該メモリセルか ら読み出されたデータによって電位変化が生じる一方の ビット線と対をなす他方のビット線に対してリファレン ス電位を与えるためのリファレンスセルが必要である。 このリファレンスセルとして、メモリセルに使用される 強誘電体キャパシタと同一容量を持つ通常のキャパシタ を有するセルが用いられたり、メモリセルに使用される 強誘電体キャパシタの半分の容量を持つ強誘電体キャパ シタを有するセルが用いられたりする。

【0006】ところが、前者の方法では、通常のメモリ セルのキャパシタ容量を強誘電体セルのキャパシタ容量 と同一にすることは非常に困難であり、プロセスごとに 20 容量ばらつきが生じてしまう。また、後者の方法におい ても、強誘電体キャパシタの面積を半分にするか強誘電 体キャパシタの両端子間隔を倍にするかすれば、ほぼ半 分の容量を持つ強誘電体キャパシタを形成することは可 能であるが、正確に半分の容量を持つ強誘電体キャパシ タを形成することはむずかしい。

【0007】従来、これらの問題点を解決するために、 リファレンスセルをメモリセルの強誘電体キャパシタ容 量と同容量を持つ強誘電体キャパシタを備えて構成し、 方向の自発分極特性を与えて、リファレンス電位を得る 半導体記憶装置が特開平2-110893号公報や、IE EE J. Solid-State Circuits, Vol. 31, No. 11, 1996, p p1625-1634等において発表されている。

【0008】図16にその回路構成を示す。メモリセル アレイ10は複数対のビット線対 (図16ではビット線 対BL1、バーBL1、BL2、バーBL2のみを図 示)を備えるとともに、複数のワード線WL1、WL 2, ···, WLn-1, WLnを備えている。各ピット 線と各ワード線との間にはメモリセル11が接続されて いる。メモリセル11は、電荷転送用トランジスタ12 と強誘電体キャパシタ13とからなり、強誘電体キャパ シタ13の一方の電極は電荷転送用トランジスタ12に 接続され、他方の電極はセルプレートに接続されて基準 電圧VPが印加されている。基準電圧VPは高電位電源 Vccと低電位電源Vss (= 0 V) との中間の値Vcc/2 に設定されている。強誘電体キャパシタ13はほぼVcc /2の電圧で極性が反転されるようになっている。

【0009】複数対のピット線対BL1, バーBL1、 BL2, バーBL2にはそれぞれセンスアンプ14が接 50 誘電体キャパシタ35とからなる。強誘電体キャパシタ

続されている。データの読み出し時において、各センス アンプ14はワード線WL1、WL2・・・、WLnの いずれかによって選択されたメモリセル11のデータを 増幅する。

【0010】各ピット線対BL1, バーBL1、BL 2. バーBL2は一対のゲートトランジスタ15, 16 を介して図示しない入出力線対に接続されている。各対 のゲートトランジスタ15,16はゲートにHレベルの コラム選択信号CSL1, CSL2等が印加されるとオ 10 ンし、それにより対応するセンスアンプ14によって増 幅されたデータが入出力線対に転送される。

【0011】各ピット線対BL1, バーBL1間、BL 2, バーBL2間にはnMOSトランジスタ18~20 からなるイコライザ17が設けられている。 トランジス タ18~20はゲートにHレベルのイコライズ信号BL Eが印加されるとオンし、各ピット線対BL1、バーB L1、BL2, バーBL2の電位を基準電圧VP (=V cc/2) にする。また、各ビット線対BL1、バーBL 1間、BL2、バーBL2間にはnMOSトランジスタ 22~24からなるプリチャージ用のイコライザ21が 設けられている。nMOSトランジスタ22~24はそ れらのゲートにHレベルのプリチャージ信号BLPが印 加されるとオンし、各ピット線対BL1、パーBL1、 BL2, パーBL2を低電位電源Vssにプリチャージす

【0012】ビット線BL1, バーBL1はそれぞれn MOSトランジスタよりなる接続用トランジスタ26、 27を介してダミーピット線DB1に接続されている。 ビット線BL2, バーBL2はそれぞれnMOSトラン リファレンスセルの強誘電体キャパシタ2個に互いに逆 30 ジスタよりなる接続用トランジスタ28,29を介して ダミービット線DB2に接続されている。接続用トラン ジスタ26, 28はそれらのゲートにHレベルの接続信 号DTGTが印加されるとオンし、ビット線BL1, B L2をダミーピット線DB1, DB2に接続する。接続 用トランジスタ27,29はそれちのゲートにHレベル の接続信号DTGBが印加されるとオンし、ビット線バ ーBL1,バーBL2をダミーピット線DB1,DB2 に接続する。

> 【0013】ダミーピット線DB1はnMOSトランジ 40 スタ31を介して低電位電源Vssに接続され、ダミービ ット線DB2はnMOSトランジスタ32を介して高電 位電源Vccに接続されている。nMOSトランジスタ3 1,32はゲートにHレベルの信号PDCが入力される とオンし、ダミーピット線DB1, DB2をそれぞれ低 電位電源Vss及び高電位電源Vccにする。

【0014】また、ダミービット線DB1、DB2とダ ミーワード線DWLとの間には、リファレンスセルDC 1, DC2がそれぞれ接続されている。リファレンスセ ルDC1, DC2は、電荷転送用トランジスタ34と強

35は前記メモリセル11の強誘電体キャパシタ13と 同一の構造であり、ほぼ同一の面積と容量とを持つ。強 誘電体キャパシタ35の一方の電極は電荷転送用トラン ジスタ34に接続され、他方の電極には基準電圧VP (= Vcc/2)が印加されており、強誘電体キャパシタ 35もほぼVcc/2の電圧で極性が反転される。

【0015】さらに、ダミーピット線DB1, DB2間 には、nMOSトランジスタ37, 38からなるプリチ ャージ用のイコライザ36が設けられている。nMOS プリチャージ信号PDLが印加されるとオンし、ダミー ビット線DB1, DB2を低電位電源Vssにプリチャー ジする。また、ダミーピット線DB1, DB2間に接続 されたnMOSトランジスタ40は、そのゲートにHレ ベルのイコライズ信号EDLが印加されるとオンし、ダ ミーピット線DB1、DB2を等電位にする。

【0016】上記のように構成された半導体記憶装置に おいて、データの読み出しに際して、最初は、ビット線 BL1, M-BL1, BL2, M-BL2はイコライズ 信号BLEをHレベルにすることによって基準電圧VP (=Vcc/2) にイコライズされる。また、メモリセル 11及びリファレンスセルDC1, DC2の強誘電体キ ャパシタのキャパシタ・ノードのフローティング状態を 避けるために、電荷転送用トランジスタ12,34が弱 くオンされる。

【0017】次に、接続信号DTGBをHレベルにして 接続用トランジスタ27、29をオンすることによって ピット線バーBL1, バーBL2をそれぞれダミーピッ ト線DB1, DB2に接続する。その後、イコライズ信 号BLEをLレベルにしてピット線BL1とパーBL 1、ピット線BL2とバーBL2とを切り離すととも に、弱くオンされていた電荷転送用トランジスタ12, 34を完全にオフするように、ダミーワード線DWL及 びすべてのワード線WL1~WLnをLレベルにする。 【0018】次に、プリチャージ信号BLPをHレベル にすることによりイコライザ21を動作させてすべての ビット線BL1, バーBL1、BL2, バーBL2の電 位をLレベル(Vss)にする。このとき、接続信号ED LをHレベルにしてダミービット線DB1, DB2を接 統するとともに、プリチャージ信号PDLをHレベルに 40 をオンさせ、図示しない入出力線対にデータを転送す してダミーピット線DB1,DB2の電位をLレベル (Vss) にする。その後、プリチャージ信号BLPをL レベルにしてピット線BL1とバーBL1、ピット線B L2とパーBL2とを切り離すとともに、プリチャージ 信号PDLをLレベルにしてダミーピット線DB1, D B2のプリチャージを終了する。

【0019】そして、データを読み出したいメモリセル 11に対応するワード線WLk(k=1, 2, · · · n)をHレベルにしてメモリセルデータをピット線BL 1, BL2に転送するとともに、ダミーワード線DWL 50 に備えることができる。

をHレベルにしてリファレンスセルDC1, DC2から 電荷をダミービット線DB1,DB2を介してビット線 バーBL1, バーBL2に転送する。

【0020】メモリセル11から転送された電荷による ピット線BL1, BL2の電位や、リファレンスセルD C1, DC2から転送されたビット線バーBL1. バー BL2の電位は、あらかじめ強誘電体キャパシタ13, 35が持っていた自発分極によって異なる。例えば、強 誘電体キャパシタ13,35のセルプレート側の電極が トランジスタ37,38はそれらのゲートにHレベルの 10 Hレベル、ピット線側の電極がLレベルの状態で分極し ていたとすると、上述の読み出しによっても分極方向は 変わらず、ビット線BL1, BL2、バーBL1, バー BL2は低電位電源Vssに近い電位VLになる。逆に、 強誘電体キャパシタ13、35のセルプレート側の電極 がLレベル、ピット線側の電極がHレベルの状態で分極 していたとすると、上述の読み出しによって分極方向は 反転し、ピット線BL1, BL2、バーBL1, バーB L2は電位 V_L よりも高い電位 V_H になる。

> 【0021】従って、ピット線BL1, BL2の電荷転 送後の初期電位は電位 V_H もしくは V_L のどちらかのレ ベルになる。しかし、リファレンスセルDC1、DC2 の強誘電体キャパシタ35はあらかじめ互いに逆方向に 分極させてあり、さらに、ビット線バーBL1、バーB L2は接続用トランジスタ27、29及びダミーピット 線DB1、DB2を介して接続されているため、ビット 線パーBL1,パーBL2は共に電位V_Hと電位V_Lと の中間電位VR (= ($V_H + V_L$) / 2) となる。

【0022】その後、接続信号DTGBをLレベルにし て接続用トランジスタ27,29をオフさせてピット線 30 パーBL1, パーBL2を切り離してから、センスアン プ14を動作させて初期電位差 ΔV (= V_H -VR=VR-VL) を増幅する。ピット線BL1, BL2の初期 電位がV_H の場合は、ピット線BL1, BL2の電位は 高電位電源Vccになり、初期電位がVLの場合はビット 線BL1, BL2の電位は低電位電源Vssになる。

【0023】このようにして、ピット線BL1,バーB L1、BL2、バーBL2に十分に電位が現れた後、コ ラム選択信号CSL1, CSL2等の少なくともいずれ か1つをHレベルとしてゲートトランジスタ15, 16

【0024】さらに、信号PDCをHレベルにしてnM OSトランジスタ31,32をオンさせてダミーピット 線DB1,DB2をそれぞれ低電位電源Vss及び高電位 電源Vccに接続するとともに、ダミーワード線DWLを HレベルにしてリファレンスセルDC1, DC2の電荷 転送用トランジスタ34をオンさせる。こうすれば、リ ファレンスセルDC1, DC2の各強誘電体キャパシタ 35は互いに逆方向に分極され、次のデータの読み出し

[0025]

【発明が解決しようとする課題】ところが、上記従来の 半導体記憶装置においては、リファレンスセルDC1, DC2の強誘電体キャパシタ35の自発分極によってピット線にリファレンス電位を発生させる際、該ピット線 にダミーピット線DB1, DB2が接続されるため、ピット線対の容量のバランスが悪くなる。その結果、メモリセルのデータを確実に読み出すことができなくなることがある。

【0026】また、同一サイズの強誘電体キャパシタにおいても特性ばらつきが生じて、所望のリファレンス電位を得にくい。また、リファレンスセルDC1, DC2の強誘電体キャパシタ35は常に同一方向に分極されるため、経時変化よる強誘電体特性の劣化による問題もあった。

【0027】本発明は、上記問題点を解決するためになされたものであって、その目的は、ピット線容量のバランスを保って所望のリファレンス電位を得ることができ、データの読み出しを正確に行うことができる半導体記憶装置を提供することにある。

【0028】本発明の別の目的は、リファレンスセルに おける特性ばらつきを平準化することができる半導体記 憶装置を提供することにある。本発明のさらなる別の目 的は、リファレンスセルの経時変化による劣化に対して 記憶装置全体で劣化しにくい半導体記憶装置を提供する ことにある。

[0029]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の発明は、ビット線対の一方のビット線にメモリセルのデータによって電位変化を生じさせ 30 るとともに、他方のビット線にリファレンスセルのデータによってリファレンス電位を生じさせるようにした半導体記憶装置において、ビット線対を2個で1組として、1組のビット線対の2個のリファレンスセルが、少なくとも1つ以上の接続用トランジスタを介して接続されていることをその要旨とする。

【0030】請求項2に記載の発明は、ビット線対の一方のビット線にメモリセルのデータによって電位変化を生じさせるとともに、他方のビット線にリファレンスセルのデータによってリファレンス電位を生じさせるようにした半導体記憶装置において、リファレンス電位レベルを生じるビット線に直接に、もしくは、一つ以上のトランジスタを介して接続されており、ビット線対を2個で1組として、1組のビット線対の2個のリファレンスセルが、少なくとも1つ以上の接続用トランジスタを介して接続されていることをその要旨とする。

 8

ルのデータによってリファレンス電位を生じさせ、ビッ ト線対の電位変化を増幅するセンスアンプ系を有する半 導体記憶装置において、メモリセルは、キャパシタの一 方の電極とピット線との間に電荷転送用トランジスタが 接続されており、メモリセルのデータによって電位変化 が生じる一方のビット線と対をなす他方のビット線にリ ファレンス電位レベルを発生するリファレンスセルは、 メモリセルのキャパシタとほぼ同じ容量を持つリファレ ンス用キャパシタを有し、このリファレンス用キャパシ 10 夕の一端は、電荷転送用トランジスタを介して、リファ レンス電位レベルを生じるビット線に直接に、もしく は、一つ以上のトランジスタを介して接続されており、 ピット線対を2個で1組として、1組のビット線対の2 個のリファレンスセルが、少なくとも1つ以上の接続用 トランジスタを介して接続されていることをその要旨と する。

【0032】請求項4に記載の発明は、2個のリファレンス用キャパシタは、1つ以上の接続用トランジスタを介して接続することによって、1組のビット線対の内の20各一方のビット線には、同じ電位レベルを発生させ、1組のビット線対のうちの各他方のビット線には、それぞれのビット線に接続されているメモリセルのデータに応じた電位レベルが発生するように構成されていることをその要旨とする。

【0033】請求項5に記載の発明は、ビット線対の電位変化の増幅後において、2個のリファレンス用キャパシタはそれぞれ異なる分極に設定されることをその要旨とする。

【0034】請求項6に記載の発明は、2個のリファレンス用キャパシタに設定される異なる分極は、交互の、もしくは、複数回ごとの入れ替えが行われることをその要旨とする。

【0035】請求項7に記載の発明は、複数組のビット 線対のリファレンスセル同士が、接続用トランジスタを 介して接続されていることをその要旨とする。請求項8 に記載の発明は、メモリセルとリファレンスセルの役割 が交換可能であることをその要旨とする。

【0036】請求項9に記載の発明は、メモリセルとリファレンスセルとの役割交換を行う手段は、メモリセルが接続されたワード線とリファレンスセルが接続されたダミーワード線とを切り換えるスイッチ回路であることをその要旨とする。

【0037】請求項10に記載の発明は、スイッチ回路は、ワード線が所定回数アクセスされたときワード線とダミーワード線との切り換えを行うことをその要旨とする。

[0038]

【発明の実施の形態】(第1実施形態)以下、本発明を 具体化した第1実施形態を図1~図4に従って説明す

【0039】図1は本実施形態の半導体記憶装置50の プロック構成を示す。半導体記憶装置50は2つのメモ リセルアレイ51,52を備えている。メモリセルアレ イ51,52は複数対のビット線対を備えている。図1 において、メモリセルアレイ51には一対のビット線対 BL1A, バーBL1Aのみが図示され、メモリセルア レイ52にも一対のピット線対BL1B, バーBL1B のみが図示されている。ビット線BL1A, BL1B、 バーBLIA, バーBLIBは等しい配線長に形成され ており、各ピット線の配線容量は等しい。

【0040】各ピット線対BL1A, バーBL1A閒、 BL1B, バーBL1B間にはnMOSトランジスタ1 8~20からなるイコライザ17が設けられている。ト ランジスタ18~20はゲートにHレベルのイコライズ 信号BLEが印加されるとオンし、各ビット線対BL1 A, バーBL1A、BL1B, バーBL1Bの電位を基 準電圧VP(=Vcc/2)にする。また、各ピット線対 BL1A, バーBL1A間、BL1B、バーBL1B間 にはnMOSトランジスタ22~24からなるプリチャ ージ用のイコライザ21が設けられている。nMOSト ランジスタ22~24はそれらのゲートにHレベルのプ リチャージ信号BLPが印加されるとオンし、各ビット 線対BLlA,バーBLlA、BLlB,バーBLlB を低電位電源Vssにプリチャージする。

【0041】ビット線BL1A, BL1Bの端部間には 接続用トランジスタ54が設けられ、ピット線バーBL 1A, バーBL1Bの端部間にも接続用トランジスタ5 5が設けられている。接続用トランジスタ54はそのゲ ートにHレベルの接続信号EQTが印加されるとオン し、ピット線BL1A,BL1Bを接続する。接続用ト ランジスタ55はそのゲートにHレベルの接続信号EQ Bが印加されるとオンし、ピット線パーBL1A, バー BLIBを接続する。

【0042】ピット線対BL1A, バーBL1A、BL 1B, バーBL1Bにはそれぞれセンスアンプ57が接 続されている。データの読み出し時において、各センス アンプ57はビット線対BL1A, バーBL1A、BL 1B, バーBL1Bに読み出されたデータを増幅する。 【0043】各ピット線対BL1A, バーBL1A、B L1B, パーBL1Bは一対のゲートトランジスタ1 5,16を介して図示しない入出力線対に接続されてい る。各対のゲートトランジスタ15,16はゲートにH レベルのコラム選択信号CSLが印加されるとオンし、 センスアンプ57によって増幅されたデータが入出力線 対に転送される。

【0044】次に、半導体記憶装置50のメモリセルア レイ51側の構成を図2に基づいて説明する。図2に示 すように、メモリセルアレイ51は複数のワード線WL 1A, WL2A, ···, WLnAを備えるとともに、

いる。ビット線BL1A, バーBL1Aと各ワード線と の間には電荷転送用トランジスタ12と強誘電体キャパ シタ13とからなるメモリセル11が接続されている。 【0045】ビット線バーBL1Aとダミーワード線D WL1Aとの間にはリファレンスセルDC1Aが接続さ れ、ピット線BL1Aとダミーワード線DWL2Aとの 間にはリファレンスセルDC2Aが接続されている。リ ファレンスセルDC1A, DC2Aは、電荷転送用トラ ンジスタ61と強誘電体キャパシタ62とからなる。強 10 誘電体キャパシタ62は前記メモリセル11の強誘電体 キャパシタ13と同一の構造であり、ほぼ同一の面積と 容量とを持つ。強誘電体キャパシタ62の一方の電極は 電荷転送用トランジスタ61に接続され、他方の電極に はセルプレートに接続されて基準電圧VP (=Vcc/ 2)が印加されており、強誘電体キャパシタ62もほぼ Vcc/2の電圧で自発分極の極性が反転される。

【0046】センスアンプ57はpMOSトランジスタ 64及びnMOSトランジスタ66からなるCMOSイ ンパータと、pMOSトランジスタ65及びnMOSト 20 ランジスタ 6 7 からなる CMO S インパータとで構成さ れたラッチ回路である。pMOSトランジスタ64及び nMOSトランジスタ66のゲートはピット線バーBL 1Aに接続され、pMOSトランジスタ65及びnMO Sトランジスタ67のゲートはピット線BL1Aに接続 されている。センスアンプ57はHレベルの活性化信号 φRとLレベルの活性化信号バーφSとに基づいてビッ ト線BL1A, バーBL1Aのデータを増幅する。

【0047】図3は半導体記憶装置50のメモリセルア レイ52側の構成を示し、これはメモリセルアレイ51 側の構成と同様である。図3において、ワード線、ダミ ーワード線及びリファレンスセルは図2におけるワード 線、ダミーワード線及びリファレンスセルの符号の末尾 を「B」として示している。

【0048】次に上記のように構成された半導体記憶装 置50の作用を主に図4に従って説明する。なお、説明 の便宜上、メモリセルアレイ51,52におけるピット 線BL1A, BL1Bに接続されたメモリセル11のデ 一夕を読み出す場合について説明する。なお、リファレ ンスセルDC1A、DC1Bの両強誘電体キャパシタ6 40 2は、あらかじめ互いに逆方向に分極しており、リファ レンスセルDC2A,DC2Bの両強誘電体キャパシタ 62も、あらかじめ互いに逆方向に分極しているものと

【0049】最初は、イコライズ信号BLEをHレベル にすることによりイコライズ17を動作させてビット線 BL1A, バーBL1A、BL1B, バーBL1Bを基 準電圧VP (= Vcc/2) にイコライズする。また、メ モリセル11及びリファレンスセルDC1A, DC2A の強誘電体キャパシタのキャパシタ・ノードのフローテ 2つのダミーワード線DWL1A, DWL2Aを備えて 50 ィング状態を避けるために、電荷転送用トランジスタ1

2,61が弱くオンされている。

【0050】次に、接続信号EQBをHレベルにして接 続用トランジスタ55をオンすることによってビット線 パーBL1A、パーBL1Bを接続する。その後、イコ ライズ信号BLEをLレベルにしてピット線BL1Aと パーBL1A、ピット線BL1BとパーBL1Bとを切 り離すとともに、弱くオンされていた電荷転送用トラン ジスタ12,61を完全にオフするように、ダミーワー ド線DWL1A, DWL1B及びすべてのワード線をL レベルにする。

【0051】次に、プリチャージ信号BLPをHレベル にすることによりイコライザ21を動作させてすべての ピット線BL1A, バーBL1A、BL1B, バーBL 1Bの電位をLレベル (Vss) にした後、プリチャージ 信号BLPをLレベルにしてピット線BL1AとバーB L1A、ピット線BL1BとバーBL1Bとを切り離 す。

【0052】そして、データを読み出したいメモリセル 11に対応するワード線WLkA, WLkB (k=1, ット線BL1A, BL1Bに転送するとともに、ダミー ワード線DWL1A, DWL1BをHレベルにすること により電荷転送用トランジスタ61をオンさせてリファ シンスセルDC1A, DC1Bから電荷をピット線パー BL1A, バーBL1Bに転送する。

【0053】メモリセル11から転送された電荷による ピット線BL1A, BL1Bの電位や、リファレンスセ ルDC1A, DC1Bから転送されたピット線バーBL 1A, バーBL1Bの電位は、あらかじめ強誘電体キャ パシタ13、62が持っていた自発分極によって異な る。例えば、強誘電体キャパシタ13,62のセルプレ ート側の電極がHレベル、ピット線側の電極がLレベル の状態で分極していたとすると、上述の読み出しによっ ても分極方向は変わらず、ピット線BL1A, BL1 B、パーBL1A, パーBL1Bは低電位電源Vssに近 い電位VL になる。逆に、強誘電体キャパシタ13,6 2のセルプレート側の電極がLレベル、ピット線側の電 極がHレベルの状態で分極していたとすると、上述の読 み出しによって分極方向は反転し、ビット線BL1A, BL1B、パーBL1A,パーBL1Bは電位VL より も高い電位 V_H になる。

【0054】従って、ピット線BL1A, BL1Bの電 荷転送後の初期電位は電位 V_H もしくは V_L のどちらか のレベルになる。しかし、リファレンスセルDC1A, DC1Bの強誘電体キャパシタ62はあらかじめ互いに 逆方向に分極させてあり、さらに、ビット線バーBL1 A, バーBL1Bは接続用トランジスタ55を介して接 続されているため、ビット線バーBL1A,バーBL1 Bは共に電位 V_R と電位 V_L との中間電位 V_R (= (V

レベルにして接続用トランジスタ55をオフさせてピッ ト線パーBL1A, パーBL1Bを切り離してから、活 にすることによりセンスアンプ57を動作させて初期電 位差 Δ V (= V_H - V R = V R - V_L) を増幅する。ビ ット線BL1A, BL1Bの初期電位がV_H の場合は、 ピット線BL1A、BL1Bの電位は高電位電源Vccに なり、初期電位がVL の場合はピット線BL1A, BL 1Bの電位は低電位電源Vssになる。

10 【0055】このようにして、ビット線BL1A, バー BL1A、BL1B, バーBL1Bに十分に電位が現れ た後、コラム選択信号CSLをHレベルとしてゲートト ランジスタ15、16をオンさせ、図示しない入出力線 対にデータを転送する。

【0056】さらに、ワード線WLkA, WLkBをL レベルにしてから、例えば入出力線対を用いて、ピット 線バーBL1A, バーBL1Bの電位が逆電位になるよ うに高電位電源Vccと低電位電源Vssとを入れ替える。 こうすれば、リファレンスセルDC1A,DC1Bは必 2, ・・・n)をHレベルにしてメモリセルデータをビ 20 ず互いに逆方向に分極されることになる。なお、このビ ット線バーBL1A, バーBL1Bのようにリファレン ス電位としてビット線が使用された回数を、カウントす る回路(奇数回か偶数回かでよい)を備えておけば、リ ファレンスセルDC1A,DC1Bの分極方向は毎回反 転できるため、リファレンスセルDC1A, DC1Bの 強誘電体キャパシタ62の劣化を遅らせることが可能に

> 【0057】リファレンスセルDC1A, DC1Bに逆 データを転送した後、ダミーワード線DWL 1A, DW 30 L1BをLレベルにし、活性化信号 oR, バー oSを元 に戻してから、イコライズ信号BLEをHレベルにして 全ビット線をVcc/2にイコライズする。

> 【0058】さらに、メモリセル11及びリファレンス セルDC1A, DC2Aの強誘電体キャパシタのキャパ シタ・ノードのフローティング状態を避けるため、ダミ ーワード線DWL1A, DWL2Aを含むすべてのワー ド線を電荷転送トランジスタ12, 61が弱くオンする 程度の電位にする。なお、一般的なDRAMのように、 一定時間内にワード線WL1A~WLnA, WL1B~ 40 WLnBを立ち上げるリフレッシュ動作を行えば、常に 電荷転送用トランジスタ12をオンさせなくても、キャ パシタ・ノードのリークに基づくデータの消失を防ぐこ とができる。

【0059】このように本実施形態の半導体記憶装置は 構成されているので、以下の効果がある。

・本実施形態の半導体記憶装置50においては、メモリ セルアレイ51のピット線対BL1A, バーBL1A及 びメモリセルアレイ52のピット線対BL1B, バーB L1Bの配線長を等しく形成しており、ピット線対BL

リファレンスセルDC1,DC2をその電荷転送用トラ ンジスタ61を介して直接接続している。そして、ビッ ト線に対してリファレンス電位を発生させる際、2つの メモリセルアレイ51、52の対応する2つのビット線 BL1AとBL1B、バーBL1AとバーBL1Bとを 接続用トランジスタ54、55にて互いに接続し、接続 された2つのピット線にダミーセルDC1A, DC1 B, DC2A, DC2Bから電荷を転送してリファレン ス電位を得るようにしている。そのため、ピット線対B 配線容量のバランスを保って所望のリファレンス電位を 得ることができる。その結果、ビット線対の初期電位差 に基づくセンスアンプ57の感度の悪化を抑制でき、メ

【0060】 (第2実施形態) 次に、本発明の第2実施 形態を図5~図8に従って説明する。なお、重複説明を 避けるため、図1~3において説明したものと同じ要素 については、同じ参照番号が付されている。また、前述 した第1実施形態の半導体記憶装置50との相違点を中 20 する。 心に説明する。

モリセル51,52のデータを正確に読み出すことがで

きる。

【0061】図5は本実施形態の半導体記憶装置70の ブロック構成を示す。半導体記憶装置70は2つのメモ リセルアレイ71,72を備えている。図6はメモリセ ルアレイ71側の構成を示し、メモリセルアレイ71は 複数対のピット線対を備えている。図6において、メモ リセルアレイ11には一対のピット線対BL1A、バー BL1Aのみが図示されている。ピット線BL1A,バ 一BL1Aと各ワード線との間には電荷転送用トランジ ル11が接続されている。

【0062】ビット線対BL1A,バーBL1Aには接 続用トランジスタ74,75を介してノードDLA、バ ーDLAが接続されている。ノードDLA、バーDLA は等しい配線長に形成されており、各ノードの配線容量 は等しい。接続用トランジスタ74,75はHレベルの 接続信号BLCが印加されるとオンし、ビット線BL1 AとノードDLA、及びピット線パーBL1Aとノード パーDLAをそれぞれ接続する。逆に、接続用トランジ るとオフし、ピット線BL1AとノードDLA、及びピ ット線バーBLIAとノードバーDLAをそれぞれ切り

【0063】ノードバーDLAとダミーワード線DWL 1Aとの間にはリファレンスセルDC1Aが接続され、 ノードDLAとダミーワード線DWL2Aとの間にはリ ファレンスセルDC2Aが接続されている。

【0064】また、ノードDLA、パーDLA間には前 記イコライザ17が設けられており、Hレベルのイコラ イズ信号BLEが印加されるとイコライズ17は動作

し、各ノードDLA, バーDLAの電位を基準電圧VP (= Vcc/2) にする。

【0065】また、ノードDLA、バーDLAと高電位 電源Vccとの間にはそれぞれ電位設定用のpMOSトラ ンジスタ77, 78が接続されている。pMOSトラン ジスタ77はそのゲートにLレベルの制御信号BLR2 が印加されるとオンし、ノードDLAの電位を高電位電 源Vccに設定する。pMOSトランジスタ78はそのゲ ートにLレベルの制御信号BLR1が印加されるとオン L1A, バーBL1A、及びBL1B, バーBL1Bの 10 し、ノードバーDLAの電位を高電位電源Vccに設定す

> 【0066】さらに、ノードDLA、バーDLAと低電 位電源Vssとの間にはそれぞれ電位設定用のnMOSト ランジスタ79,80が接続されている。nMOSトラ ンジスタ79はそのゲートにHレベルの制御信号BLS 1が印加されるとオンし、ノードDLAの電位を低電位 電源Vssに設定する。 nMOSトランジスタ80はその ゲートにHレベルの制御信号BLS2が印加されるとオ ンし、ノードバーDLAの電位を低電位電源Vssに設定

【0067】図7は半導体記憶装置70のメモリセルア レイ72側の構成を示し、これはメモリセルアレイ71 側の構成と同様である。図7において、ピット線対、ノ ード対、ワード線、ダミーワード線及びリファレンスセ。 ルは図6におけるピット線対、ノード対、ワード線、ダ ミーワード線及びリファレンスセルの符号の末尾を 「B」として示している。

【0068】そして、ノードDLA、DLBの端部間に 前記接続用トランジスタ54が設けられ、ノードバーD スタ12と強誘電体キャパシタ13とからなるメモリセ 30 LA、バーDLBの端部間に前記接続用トランジスタ5 5が設けられている。接続用トランジスタ54はそのゲ ートにHレベルの接続信号EQTが印加されるとオン し、ノードDLA,バーDLBを接続する。接続用トラ ンジスタ55はそのゲートにHレベルの接続信号EQB が印加されるとオンし、ノードバーDLA, バーDLB を接続する。

【0069】次に上記のように構成された半導体記憶装 置70の作用を主に図8に従って説明する。なお、説明 の便宜上、メモリセルアレイ71, 72におけるピット スタ74、75はLレベルの接続信号BLCが印加され 40 線BL1A、BL1Bに接続されたメモリセル11のデ ータを読み出す場合について説明する。なお、リファレ ンスセルDC1A, DC1Bの両強誘電体キャパシタ6 2は、あらかじめ互いに逆方向に分極しており、リファ レンスセルDC2A、DC2Bの両強誘電体キャパシタ 62も、あらかじめ互いに逆方向に分極しているものと する。最初は、接続信号BLCをHレベルにして接続用 トランジスタ74, 75をオンすることによってピット 線BL1AとノードDLAとを接続するとともに、ビッ ト線パーBL1AとノードバーDLAとを接続してお 50 く。そして、イコライズ信号BLEをHレベルにするこ

とによりイコライズ17を動作させてビット線BL1 A, M-BL1A, BL1B, M-BL1B, J-FD LA, パーDLA, DLB, パーDLBを基準電圧VP (=Vcc/2) にイコライズする。また、メモリセル1 1及びリファレンスセルDC1A、DC2Aの強誘重体 キャパシタのキャパシタ・ノードのフローティング状態 を避けるために、電荷転送用トランジスタ12,61が 弱くオンされている。

【0070】次に、接続信号EQBをHレベルにして接 バーBL1A, バーBL1BをノードバーDLA、バー DLBを介して接続する。その後、イコライズ信号BL EをLレベルにしてピット線BL1AとパーBL1A、 ピット線BL1BとパーBL1Bとを切り離すととも に、弱くオンされていた電荷転送用トランジスタ12、 61を完全にオフするように、ダミーワード線DWL1 A, DWL1B及びすべてのワード線をLレベルにす る。

【0071】次に、制御信号BLS1, BLS2を共に HレベルにすることによりnMOSトランジスタ79、 80をオンさせてすべてのビット線BL1A、パーBL 1A、BL1B, バーBL1Bの電位をLレベル (Vs s) にした後、制御信号BLS1, BLS2を共にLレ ベルにしてピット線BL1AとバーBL1A、ピット線 BL1BとバーBL1Bとを切り離す。

【0072】そして、データを読み出したいメモリセル 11に対応するワード線WLkA, WLkB (k=1, 2, ···n)をHレベルにしてメモリセルデータをビ ット線BL1A, BL1Bに転送するとともに、ダミー ワード線DWL1A, DWL1BをHレベルにすること 30 にする。 により電荷転送用トランジスタ61をオンさせてリファ レンスセルDC1A, DC1Bから電荷をピット線バー BL1A, バーBL1Bに転送してリファレンス電位を 与える。

【0073】従って、ピット線BL1A, BL1Bの電 荷転送後の初期電位は電位VH もしくはVL のどちらか のレベルになる。その後、接続信号EQBをLレベルに して接続用トランジスタ55をオフさせてビット線バー BL1A, バーBL1Bを切り離してから、活性化信号 øR, バーøSをそれぞれHレベル、Lレベルにするこ とによりセンスアンプ57を動作させて初期電位差ΔV (=V_H - V R = V R - V_L) を増幅する。ピット線B L1A, BL1Bの初期電位がV_H の場合は、ピット線 BL1A, BL1Bの電位は高電位電源Vccになり、初 期電位がVL の場合はピット線BL1A, BL1Bの電 位は低電位電源Vssになる。

【0074】このようにして、ピット線BL1A、バー BL1A、BL1B, バーBL1Bに十分に電位が現れ た後、接続信号BLCをLレベルにして接続用トランジ スタ74, 75をオフすることによってビット線BL1 50 説明する。

AとノードDLAとを切り離すとともに、ビット線バー BL1AとノードバーDLAとを切り離す。

【0075】この後、コラム選択信号CSLをHレベル としてゲートトランジスタ15、16をオンさせ、図示 しない入出力線対にデータを転送する。また、ビット線 BL1AとノードDLAとを切り離すとともに、ビット 線パーBL1AとノードパーDLAとを切り離した直後 において、制御信号BLS1をHレベルにすることによ りnMOSトランジスタ79をオンさせてノードDLA 統用トランジスタ55をオンすることによってピット線 10 の電位をLレベル (Vss) にするとともに、制御信号B LR1をLレベルにすることによりpMOSトランジス タ78をオンさせてノードバーDLAの電位をHレベル (Vcc) にする。すると、リファレンスセルDC1A、 DC1Bの強誘電体キャパシタ63は必ず互いに逆方向 に分極される。

> 【0076】リファレンスセルDC1A、DC1Bに逆 データを転送した後、ダミーワード線DWL1A、DW L1BをLレベルにし、活性化信号。R,パー。Sを元 に戻してから、イコライズ信号BLEをHレベルにして 20 全ビット線をVcc/2にイコライズする。

【0077】この後、接続信号BLCをHレベルにして 接続用トランジスタ74、75をオンすることによって ビット線BL1AとノードDLAとを接続するととも に、ピット線パーBL1AとノードバーDLAとを接続 しておき、メモリセル11及びリファレンスセルDC1 A, DC2Aの強誘電体キャパシタのキャパシタ・ノー ドのフローティング状態を避けるため、ダミーワード線 DWL1A, DWL2Aを含むすべてのワード線を電荷 転送トランジスタ12,61が弱くオンする程度の電位

【0078】このように本実施形態の半導体記憶装置7 0は構成されているので、第1実施形態の半導体記憶装 置50と同様の効果に加えて、ビット線BL1A、バー BL1Aに初期電位差が現れてある程度センスした後、 接続信号BLCをLレベルにして接続用トランジスタ7 4, 75をオフさせてノードDLA, バーDLAをビッ ト線BL1A, バーBL1Aから切り離すことができ る。このため、ビット線BL1A, バーBL1Aにはメ モリセルに応じたデータを出力しつつ、ノードDLA、 40 パーDLAには2つのリファレンスセルの強誘電体キャ パシタ62が反対に分極するような電位を与えることが 可能になる。その結果、この半導体記憶装置70はデー 夕読み出しのサイクルタイムを短縮化することが可能に なる。

【0079】(第3実施形態)次に、本発明の第3実施 形態を図9,10に従って説明する。なお、重複説明を 避けるため、図1において説明したものと同じ要素につ いては、同じ参照番号が付されている。また、前述した 第1実施形態の半導体記憶装置50との相違点を中心に

【0080】図9は本実施形態の半導体記憶装置85を示し、ピット線BL1A、BL1Bと接続用トランジスタ54との間にそれぞれ接続用トランジスタ86が接続されるとともに、ピット線パーBL1A、パーBL1Bと接続用トランジスタ55との間にそれぞれ接続用トランジスタ87が接続されている。接続用トランジスタ86、87はLレベルの接続信号EQCが印加されるとオフし、ピット線BL1A、BL1Bを接続用トランジスタ54のオンオフに関係なく切り離すようになっている。

【0081】図10は上記のように構成された半導体記 憶装置85の作用を示すタイムチャートである。まず、 接続信号EQBをHレベルにして接続用トランジスタ5 5をオンさせるとともに、接続信号EQCをHレベルに してすべての接続用トランジスタ86、87をオンさせ ることによってビット線バーBL1A、バーBL1Bを 接続する。そして、ピット線BL1AとバーBL1A、 ピット線BL1BとパーBL1Bのイコライズ及びプリ チャージの終了後、ワード線WL k A, WL k B (k= 1, 2, · · · n) をHレベルにしてメモリセルデータ をピット線BL1A、BL1Bに転送するとともに、ダ ミーワード線DWL1A, DWL1BをHレベルにする ことにより電荷転送用トランジスタ61をオンさせてリ ファレンスキルDC1A, DC1Bから電荷をピット線 バーBL1A, バーBL1Bに転送してリファレンス電 位を与える。

【0082】この後、接続信号EQCをLレベルにしてすべての接続用トランジスタ86,87をオフさせることによってピット線バーBL1A,バーBL1Bを切り離し、続いて接続信号EQBをLレベルにして接続用トランジスタ55をオフさせる。

【0083】次に、活性化信号 oR, バー oSに基づいてセンスアンプ57を動作させて初期電位差ピット線対BL1A, バーBL1Aの初期電位差を増幅させ、コラム選択信号CSLをHレベルとしてゲートトランジスタ15,16をオンさせ、図示しない入出力線対にデータを転送する。

【0084】このように本実施形態の半導体記憶装置85は構成されているので、第1実施形態の半導体記憶装置50と同様の効果がある。また、本実施形態において40は、接続用トランジスタ54、55の両側に各一対の接続用トランジスタ86、87を設けている。第1実施形態の半導体記憶装置50では、接続用トランジスタ55によって互いに接続した2つのピット線バーBL1A、バーBL1BにリファレンスセルDC1A、DC1Bから電荷を与えてリファレンスを加力に1A、DC1Bから電荷を与えてリファレンス配位を設定した後、接続信号EQBをLレベルにして接続用トランジスタ54、55をオフさせて2つのピット線バーBL1A、バーBL1Bを切り離すようにしている。このとき、接続信号EQBのHレベルからLレベルへの切りませいに表する。

接続用トランジスタ55がオフする際、接続用トランジ スタ54のカップリング容量分だけビット線バーBL1 A、バーBL1Bのリファレンス電位が立ち下がる方向 に変化する。そのため、ビット線対BL1A、バーBL 1A及びピット線対BL1B, バーBL1Bにおける初 期電位差の悪化につながる。本実施形態では、2つのビ ット線BL1A、バーBL1Aにリファレンス電位を与 えた後、接続用トランジスタ55をオフさせる以前にす べての接続用トランジスタ86、87をオフさせてビッ 10 ト線バーBLIA, バーBLIBを切り離すようにして いる。そのため、接続用トランジスタ87がオフする 際、そのカップリング容量分だけビット線バーBL1 A, バーBL1Bのリファレンス電位が立ち下がるが、 接続用トランジスタ86がオフする際に、ビット線BL 1A, BL1Bの電位も接続用トランジスタ86のカッ プリング容量分だけ同様に立ち下がる。従って、ビット 緑対BL1A,バーBL1A及びビット線対BL1B. バーBL1Bにおける初期電位差を変化させずに済み、 メモリセル51,52のデータをより正確に読み出すこ 20 とができる。

【0085】 (第4実施形態) 次に、本発明の第4実施 形態を図11に従って説明する。なお、重複説明を避け るため、図1において説明したものと同じ要素について は、同じ参照番号が付されている。また、前述した第1 実施形態の半導体記憶装置50との相違点を中心に説明 する。

【0086】本実施形態の半導体記憶装置90は2つのメモリセルアレイ91、92を備えている。メモリセルアレイ91、92は複数対のビット線対を備えている。 図11において、メモリセルアレイ91には3対のビット線対BL1A、バーBL1A、BL2A、バーBL2A、メモリセルアレイ92にも3対のビット線対BL1B、バーBL1B、BL2B、バーBL2B、BL3B、バーBL3Bが図示されている。すべてのビット線は等しい配線長に形成されており、各ビット線の配線容量は等しい。

【0087】各メモリセルアレイ91,92は図1の各メモリセルアレイ51,52と同様の複数のワード線を備えるとともに、2つのダミーワード線を備えている。のすべてのピット線と複数のワード線との間には前記メモリセル11(図2参照)と同様のメモリセルが接続され、すべてのピット線と2つのダミーワード線との間には前記ダミーセルDC1A,DC1B,DC2A,DC2Bと同様のダミーセルが接続されている。

パーBL1BにリファレンスセルDC1A,DC1Bか ら電荷を与えてリファレンス電位を設定した後、接続信 号EQBをLレベルにして接続用トランジスタ54,5 5をオフさせて2つのピット線バーBL1A,バーBL 1Bを切り離すようにしている。このとき、接続信号E QBのHレベルからLレベルへの切り替わりに基づいて 50 ンジスタ15,16はゲートにHレベルのコラム選択信

号CSL (CSL1, CSL2, CSL3等) が印加さ れるとオンし、各センスアンプ57によって増幅された データが入出力線対に転送される。

【0089】対応するビット線対において、非反転側ビ ット線の端部間には接続用トランジスタ54が設けら れ、反転側ピット線の端部間には接続用トランジスタ5 5が設けられている。また、互いに隣接するビット線対 間において、非反転側ビット線の端部間には接続用トラ ンジスタ93が設けられ、反転側ピット線の端部間には 接続用トランジスタ94が設けられている。接続用トラ ンジスタ54,93はそれらのゲートにHレベルの接続 信号EQTが印加されるとオンし、協働して4本の非反 転側ビット線を接続する。接続用トランジスタ55,9 4はそれらのゲートにHレベルの接続信号EQBが印加 されるとオンし、協働して4本の反転側ピット線を接続 する。

【0090】このように構成された半導体記憶装置90 からのデータの読み出しは、第1実施形態の半導体記憶 装置50におけるデータの読み出しと同様に行われる。 このように本実施形態の半導体記憶装置90は構成され 20 ているので、第1実施形態の半導体記憶装置50と同様 の効果がある。また、本実施形態においては、メモリセ ルアレイ91、92からのデータ読み出し時において、 ビット線にリファレンス電位を与えるに際して、4本の 非反転側ビット線又は4本の反転側ビット線を接続し て、これら4本のピット線をイコライズしてリファレン ス電位を得るように構成した。そのため、リファレンス セルの強誘電体キャパシタの容量ばらつきがあったとし ても、4本のピット線にて強誘電体キャパシタの容量ば らつきに基づくリファレンス電位のばらつきを低減して ほぼ所望のリファレンス電位を得ることができる。

【0091】 (第5実施形態) 次に、本発明の第5実施 形態を図12~14に従って説明する。なお、重複説明 を避けるため、図11において説明したものと同じ要素 については、同じ参照番号が付されている。また、前述 した第1実施形態の半導体記憶装置50との相違点を中 心に説明する。

【0092】図12に示すように、本実施形態の半導体 記憶装置100は、2つのメモリセルアレイ101,1 02を備えている。メモリセルアレイ101,102は 40 る。このように本実施形態の半導体記憶装置100は構 複数対のピット線対を備えている。メモリセルアレイ1 01には2対のピット線対BL1A, バーBL1A、B L2A, バーBL2Aが図示され、メモリセルアレイ1 02にも2対のピット線対BL1B, バーBL1B、B L2B, バーBL2Bが図示されている。メモリセルア レイ101,102は、各ピット線対が各センスアンプ 57を中心として対称状に配置されたオープンピット線 タイプであり、各ビット線対における非反転側ビット線 同士が互いに平行に隣接し、同様に反転側ビット線同士 が互いに平行に隣接している。メモリセルアレイ10

1,102におけるすべてのビット線は等しい配線長に 形成されており、各ピット線の配線容量は等しくなって いる。

【0093】図13はメモリセルアレイ101側の構成 を示す。メモリセルアレイ101は複数のワード線WL 1A~WL_{2m}Aを備えるとともに、2つのダミーワード 線(図13では1つのダミーワード線DWL1Aのみを 図示)を備えている。すべてのビット線と複数のワード 線WL1A~WL2mAとの間には前記メモリセル11が 10 接続され、すべてのピット線とダミーワード線DWL1 Aとの間にはダミーセルDC1A、DC2A等が接続さ れている。

【0094】また、すべてのビット線対間には前記イコ ライザ17, 21が設けられている。すべてのピット線 対にはそれぞれセンスアンプ57が接続されるととも に、一対のゲートトランジスタ15,16を介して入出 力線対IO、バーIOに接続されている。

【0095】図14はメモリセルアレイ102側の構成 を示す。メモリセルアレイ102も複数のワード線WL 1B~WL_{2m}Bを備えるとともに、2つのダミーワード 線(図14では1つのダミーワード線DWL1Bのみを 図示)を備えている。すべてのビット線と複数のワード 線WL1B~WL2mBとの間には前記メモリセル11が 接続され、すべてのピット線とダミーワード線DWL1 Bとの間にはダミーセルDC1B, DC2B等が接続さ れている。

【0096】また、すべてのピット線対間には前記イコ ライザ17, 21が設けられている。すべてのピット線 対にはそれぞれセンスアンプ57が接続されるととも 30 に、一対のゲートトランジスタ15, 16を介して入出 力線対IO、バーIOに接続されている。

【0097】図12に示すように、メモリセルアレイ1 01,102の対応する非反転側ビット線間には前記接 続用トランジスタ54が設けられるとともに、互いに隣 接する非反転側ピット線間には前記接続用トランジスタ 93が設けられている。

【0098】このように構成された半導体記憶装置10 0からのデータの読み出しは、第4実施形態の半導体記 憶装置90におけるデータの読み出しと同様に行われ

成されているので、第1実施形態の半導体記憶装置50 と同様の効果がある。また、本実施形態においては、メ モリセルアレイ101,102からのデータ読み出し時 において、ピット線にリファレンス電位を与えるに際し て、1本のワード線につながっているセル数の2倍の本 数のピット線を接続してイコライズすることができるた め、リファレンスセルの強誘電体キャパシタの容量ばら つきに基づくリファレンス電位のばらつきをより低減す ることができ、所望のリファレンス電位を得ることがで 50 きる。

【0099】 (第6 実施形態) 次に、本発明の第6 実施 形態を図15に従って説明する。図15は、本発明にお ける第5 実施形態におけるロウデコーダを示す。

【0100】図1,図9,図11,図12等に示すような半導体記憶装置においては、メモリセルとリファレンスセルは同等の形状を有しているため、互いのセルの役割を交換することが可能になる。

【0101】図15はメモリセルアレイにおけるワード線を選択するロウデコーダ110を示す。ロウデコーダ111及び第2デコーダ112と、通常のワード線とダミーワード線DWL11, DWL2とを切り換えるためのスイッチ回路113とを備える。図15は8ピットのロウアドレス信号A7~A0に基づいて256本のワード線WL1~WL256をデコードする例である。すなわち、第1デコーダ111はアドレス信号A7~A1に基づいて128通りのロウデコードを行い、第2デコーダ112はアドレス信号A0に基づいて35に2通りのデコードを行う。

【0102】スイッチ回路113は第1デコーダ111と第2デコーダ112との間に設けられ、図示しないカウンタ回路から129個の選択信号SL1~SL129が入力されている。カウンタ回路は、例えばワード線にアクセスする回数が所定の値に達したときに選択信号SL1~SL129に基づいてチ回路113は選択信号SL1~SL129に基づいて通常のワード線WL1~WL256とダミーワード線DWL1,DWL2とを切り換える。図15は、ワード線2本単位でダミーワード線DWL1,DWL2との入れ替えが可能で、この中では、ワード線WLmとWLn+1との間に2本のダミーワード線DWL1,DWL2が設置されているが、次に選択信号が来れば、スイッチが切り替えられて、例えば、ワード線WLm+1,WLm+2とダミーワード線DWL1,DWL2とが入れ換える。

【0103】このように本実施形態のロウデコーダ110は構成されているので、ワード線にアクセスする回数を数えるカウンタ回路で、適当な回数に達したときに選択信号を出力して通常のワード線とダミーワード線とを切り替えれば、毎回アクセスされるリファレンスセルにおける強誘電体キャパシタの劣化を遅らせることができる。

【0104】尚、実施の形態は上記に限定されるものではなく、次のように変更してもよい。

・上記各実施形態では、強誘電体キャパシタを有するメモリセル及び強誘電体キャパシタを有するリファレンスセルを備えた半導体記憶装置に具体化したが、通常のキャパシタを有するメモリセルまたは通常のキャパシタを有するリファレンスセルを備えた半導体記憶装置に具体化してもよい。

【0105】・上記各実施形態では、DRAMに類似した半導体記憶装置に具体化したが、リファレンスセルの 50

データによってリファレンス電位を発生する任意の半導 体記憶装置に具体化することも可能である。

【0106】・1組のピット線対の2個のリファレンス 用キャパシタは、セルプレートの電位VPを制御するこ とによって、2個のリファレンス用キャパシタをそれぞ れ異なる分極に設定するようにしてもよい。

【0107】・1組のピット線対の2個のリファレンス 用キャパシタは、セルプレートの電位VPと2本のピット線の両方の電位を制御することによって、2個のリフ 10 アレンス用キャパシタをそれぞれ異なる分極に設定する ようにしてもよい。

【0108】以上、各実施形態について説明したが、各 実施形態から把握できる請求項以外の技術的思想につい て、以下に記載する。

・前記2個のリファレンス用キャパシタは、ビット線対の電位変化を増幅した後、前記2個のリファレンスセルと電荷転送用トランジスタを介して接続されている2本のビット線の電位を制御することによって、前記2個のリファレンス用キャパシタをそれぞれ異なる分極に設定20 する請求項5に記載の半導体記憶装置。

【0109】・前記2個のリファレンス用キャパシタは、ピット線対の電位変化を増幅した後、電荷転送用トランジスタ側の電極に対向する対向電極であるセルプレートの電位を制御することによって、前記2個のリファレンス用キャパシタをそれぞれ異なる分極に設定する請求項5に記載の半導体記憶装置。

WL1, DWL2とを切り換える。図15は、ワード線 【0110】・前記2個のリファレンス用キャパシタ2本単位でダミーワード線DWL1, DWL2との入れ は、ピット線対の電位変化を増幅した後、セルプレート されるの間に2本のダミーワード線DWL1, DWL2が設 30 て、前記2個のリファレンス用キャパシタをそれぞれ異置されているが、次に選択信号が来れば、スイッチが切 なる分極に設定する請求項5に記載の半導体記憶装置。 り替えられて、例えば、ワード線WLm+1, WLm+2 と 【0111】

【発明の効果】以上詳述したように、請求項1~10のいずれか一項に記載の発明によれば、同一構成のピット線を対にできるため、ピット線対の初期電位差におけるセンス感度の悪化を防ぐことが可能になる。

【0112】請求項5又は6に記載の発明によれば、リファレンスセルの分極方向の入れ替えにより、記憶装置全体としての信頼性を向上させることができる。請求項7に記載の発明によれば、2個以上の複数個のリファレンスセルノードをトランジスタを介して接続することにより、リファレンスセル用キャパシタのばらつきによるリファレンス電位のばらつきを抑制することが可能になる。

【0113】請求項8~10のいずれか一項に記載の発明によれば、リファレンスセルと通常のメモリセルとの役割交換により、リファレンスセルの劣化を抑制することができ、記憶装置全体としての信頼性を向上させることができる。

0 【図面の簡単な説明】

23 【図1】第1実施形態の半導体記憶装置を示す回路図

【図2】同じく半導体記憶装置の詳細を示す回路図

【図3】同じく半導体記憶装置の詳細を示す回路図

【図4】同じく半導体記憶装置の動作を示すタイミング チャート

【図5】第2実施形態の半導体記憶装置を示す回路図

【図6】同じく半導体記憶装置の詳細を示す回路図

【図7】同じく半導体記憶装置の詳細を示す回路図

【図8】同じく半導体記憶装置の動作を示すタイミング チャート

【図9】第3実施形態の半導体記憶装置を示す回路図

【図10】同じく半導体記憶装置の動作を示すタイミングチャート

【図11】第4実施形態の半導体記憶装置を示す回路図

【図12】第5実施形態の半導体記憶装置を示す回路図

【図13】同じく半導体記憶装置の詳細を示す回路図

【図14】同じく半導体記憶装置の詳細を示す回路図

【図15】第6実施形態におけるロウデコーダを示す回

路図

【図16】従来例におけるセルデータセンス系の一例を 20 ミーワード線示す回路図 WL1A、W

【符号の説明】

11…メモリセル、

12…電荷転送用トランジスタ(メモリセル)

13…キャパシタとしての強誘電体キャパシタ (メモリ

セル)

54, 55, 74, 75, 86, 87…接続用トランジ スタ

57…センスアンプ

61…電荷転送用トランジスタ (リファレンスセル)

6 2…キャパシタとしての強誘電体キャパシタ(リファ

10 レンスセル)

110…ロウデコーダ

111…第1デコーダ

112…第2デコーダ

113…スイッチ回路


BL1A, バーBL1A, BL1B, バーBL1B等… ピット線対

DC1A, DC1B, DC2A, DC2B…リファレンスセル


DWL1A, DWL1B, DWL2A, DWL2B…ダ ミーワード線


WL1A、WL1B、WL2A、WL2B等…ワード線


【図1】




[図2]












【図6】




【図7】.




【図8】




[図9]




[図10]




【図15】




【図11】




【図12】



[図13]



【図14】



【図16】

